近年來 ，等離子薄膜氣相沉積的研究逐漸興起 。是繼真空等離子體氣相沉積膜之后 ，很好的一種制備薄膜 ，不受真空條件的限制 ，能耗低，在工業(yè)應(yīng)用中有前景廣闊 。在相同的反應(yīng)條件下進(jìn)（行）氣相沉積反應(yīng) ，制備納米晶TiO2多孔薄膜，是自行設(shè)計并搭建介質(zhì)阻擋放電裝置 。
       等離子體隨著功率的增加 ，放電細(xì)絲的密度增加 ，隨著電子密度和離子密度的增加 。 利用氬氣等離子體的相似性 。在計算中，常壓介質(zhì)阻擋放電的電子激發(fā)溫度約為0. 67 eV。其次 ，我們考察了放電功率 、沉積時間 、氣流比例和襯底偏差、壓力 、后處理 等因素阻擋常壓介質(zhì)放電等離子體化學(xué)氣相沉積膜。
影響沉積速率、表面形態(tài) 、化學(xué)成分 、化學(xué)結(jié)構(gòu)、結(jié)晶度等特性 。

        隨著放電功率的增加 ，膜的沉積速率增加 ，當(dāng)放電功率保持不變時，單體氣流越大，膜的沉積速率越大。隨著單體通入量的增加 ，薄膜上的顆粒變得密集 ，均勻性破壞很大 ，導(dǎo)致成膜結(jié)構(gòu)不穩(wěn)定。 它改變 了薄膜 顆粒的生長方式 ，類似于串聯(lián)密集生長和偏壓值上升 。
高度過后 ，顆粒間緊密堆積的現(xiàn)象越來越顯著 。
晶圓級封裝前處理的等離子清洗機(jī)
        晶圓級封裝（WLP，Wafer Level Package）是先進(jìn)的芯片封裝方式之一，即整片晶圓生產(chǎn)完成后，直接在晶圓上面進(jìn)行封裝和測試，然后把整個晶圓切割開來分成單顆晶粒；電氣連接部分采用用銅凸塊（Copper Bump）取代打線（Wire Bond）的方法，所以沒有打線或填膠工藝。
       晶圓級封裝前處理的目的是去除表面的無機(jī)物，還原氧化層，增加銅表面的粗糙度，提高產(chǎn)品的可靠性。
       晶圓級封裝前處理的等離子清洗機(jī)由于產(chǎn)能的需要，真空反應(yīng)腔體、電極結(jié)構(gòu)、氣流分布、水冷裝置、均勻性等方面的設(shè)計會有顯著區(qū)別。2-4 芯片制作完成后殘余的光刻膠無法用濕式法清洗，只能通過等離子的方式進(jìn)行去除，然而光刻膠較厚無法確定，所以需要去調(diào)整相應(yīng)的工藝參數(shù)。